Nazvana 'Polarfire Soc', "Arhitektura donosi real-time determinističku asimetričnu višestruku sposobnost na Linux platformama u višegodišnjem koherentnom CPU klasteru", prema tvrtki, koji je radio s RISC-V specijalistom za stvaranje uređaja.
Rad u stvarnom vremenu uključeno je za zaštitnu kritiku, kontrolu sustava i pouzdano izvršenje okruženja.
To se postiže isključivanjem CPU grane prediktore, pretvaranje razine 1 cache u čvrsto integrirani memoriju, osiguravajući sve jezgre su koherentne na memorijski podsustav i dijele koherentnu memoriju za donošenje poruke.
Četiri jezgre izvršavaju set RV64GC nastave. Da bi pratili one, postoji peti 64bit RISC-V, ovaj put izvršavajući set RV64IMAC nastave. Sva pet može raditi koherentno.
Od postojećih Polarfire FPGAS, RISC-V verzije naslijeđuju sigurnosne funkcije, uključujući: DPA-otpornu bitni tok programiranje, anti-nanošenje, kriptografski vezan za lanac opskrbnog lanca, fizički ne-klonabilna funkcija, pravi generator slučajnog broja i bok kripto-koprocesor otpornog na kanal.
Osim toga u skladu s mikročipom, procesori će imati sigurnu boot (128kbyte boot bljesak), fizičku zaštitu memorije i, na svim sjećanjima: Jedno-bitna ispravka pogrešaka i detekcija dvostrukog pogrešaka. Tvrtka također traži imunitet spektra i topljenja.
Prije čipova koje su dostupne, Antmicro's Renode Open-Source Build-Debug-Test Okvirni softver može se koristiti i Microchip je stvorio 'Wifive Otkrivenu širu ploču' kako bi se pokrenuo zajedno s Wifive's 'Unleashed Development Board' - Microchip je nazvao dvije ploče zajedno: MPFS-dev-kit.
Za postojeće Polarfire FPGAs, Microchip ima 'Mi-V' 32bit RISC-V meke jezgre koji izvršavaju set RV32i (cijeli broj), neki s 'm' (miltiplely / podijeli), 'A' (atomski instrukcija) ili 'F' (precizna pomična točka) proširenja.
Microchip je prezentirao na "Početak rada s RISC-V" seminarom u Londonu prošlog tjedna.