Kallad "Polarfire Soc", "arkitekturen ger realtid deterministiska asymmetriska multiprocesseringskapacitet till Linux-plattformar i ett multi-core sammanhängande CPU-kluster", enligt företaget, som fungerade med Risc-V-specialist Sifi för att skapa enheter.
Realtidsoperation ingår för säkerhetskritiska systemkontroll och pålitliga exekveringsmiljöer.
Det uppnås genom att stänga av CPU-grenprognoser, omvandlingsnivå 1-cache till tätt integrerat minne, vilket säkerställer att alla kärnor är sammanhängande till minnesundersystemet och delar ett sammanhängande minne för meddelande som passerar.
De fyra kärnorna utför RV64GC-instruktionsuppsättningen. För att övervaka de, det finns en femte 64-bitars Risc-V, den här gången genomföra RV64IMAC-instruktionssatsen. Alla fem kan fungera koherent.
Från befintliga Polarfire FPGAS är Risc-V-versioner ifer av säkerhetsfunktioner, inklusive: DPA-resistent Bit-Stream-programmering, anti-manipulator, en kryptografisk bunden tillförselkedjesäkring, en fysiskt oklart funktion, en sann slumpmässig talgenerator och en sida- Kanalbeständig krypto-coprocessor.
Dessutom enligt mikrochip kommer processorerna att ha säker start (128Kbyte boot flash), fysiskt minnesskydd och, på alla minnen: enstaka felkorrigering och dubbel-bit-feldetektering. Företaget hävdar också spöke och smältning immunitet.
Innan de chips som är tillgängliga kan Antmicro's RenoDe Open-source Build-Debug-Test Framework Programvara användas och Microchip har skapat "HiFive Unleashed Expansion Board" för att springa tillsammans med HiFIVEs "Unleashed Development Board" - Microchip har kallat de två brädorna tillsammans: MPFS-Dev-kit.
För befintliga Polarfire FPGAS har Microchip 'MI-V' 32bit RISC-V-mjuka kärnor som utför RV32I (heltal) instruktionsuppsättning, några med 'm' (miltiply / divide), 'a' (atominstruktion) eller 'f' (single-precision flytpunkt) förlängningar.
Microchip presenteras vid "Komma igång med Risc-V" -seminariet i London förra veckan.