Позвана "Поларфире Соц", "Архитектура доноси детерминираску асиметричну мултипроцесирање на Линук платформе у вишејезгрове кохерентне ЦПУ кластеру", према фирми, која је радила са РИСЦ-В специјалистичким сифивом да би створила уређаје.
Операција у реалном времену је укључена за безбедносно-критичну, контролу система и поузданог извођења.
Постигнут је искључењем предиктора ЦПУ-а, претварање вентилације 1 у чврсто интегрисану меморију, осигуравајући да су све језгра донеле кохерентне подсистеме меморије и деле кохерентно меморију за пролазак у погледу поруке.
Четири језгра извршавају сет РВ64ГЦ упутства. Да бисте их пратили, постоји пети 64бит РИСЦ-В, овај пут извршавање сета РВ64ИМАЦ упутства. Свих пет може радити кохерентно.
Од постојећих ПоларФире ФПГАС, РИСЦ-В верзије су наслеђене безбедносне функције, укључујући: ДПА-резистентно битни програмирање, анти-ТАМПЕР, Цриптограпна везаност за снабдевање ланца снабдевања, физички не-клонабилну функцију, прави генератор случајева и бочно - Канални отпоран на крипто-копроцесор.
Поред тога, према Мицроцхип процесори ће имати сигурну покретање (128кбате боот блица), физичку заштиту меморије и, на свим сећањима: једно-битни исправка грешке и двоструко детекција грешке. Фирма је такође тврдња спектра и имунитет растопљења.
Пре него што се на располагању чиповима, може се користити Антмицро-ов Реноде-Соуре-Софтвер за уклањање отварања и пробне системе без проблема и микрочипа је створио "Хифиве Неинеасхед Проширионски одбор" који ће се покренути заједно са неупотребним развојем ХИФИВИ-а "- Мицроцхип је назвао две даске заједно: МПФС-ДЕВ-КИТ.
За постојеће ПоларФире ФПГАС, Мицроцхип има "МИ-В" 32бит РИСЦ-В меке језгре које извршавају РВ32и (цели број) сет упутства, неке са 'М' (МИЛТИПЛИ / ДЕЛИДЕ), 'А' (атомско упутство) или 'Ф' (Једнопречна прецизна поента) Проширења.
Мицроцхип представљен на "Почетак почетка са РИСЦ-В" семинаром у Лондону прошле недеље.