Chjamava 'Polarfire sozzu', u "architettura porta a capacità multiplicazione in lingua multixocciata in u clusforms cpu linux in un autobile
L'operazione in tempu in tempu hè inclusa per un amamentu criticu di sicurezza, sistema di esecuzione è l'insolmazioni di esecuzione.
Hè ottinutu da girà i preditori di a filiera di u livellu di u livellu di u nivellu 1, assicurendu chì tutte e corre sò coherenti à a memoria di memoria per u memoria coherente.
I quattru costi eseguiscenu u set di struzzioni RV64GC. Per monitorizà quelli, ci hè quartu 64A risc-v, questu tempu esecutendu u set di struzzioni rv64imac. Tutti i cinque ponu operà coherente.
Di e porzioni di polarfire esistenti, e versioni riscrevine sò inherità di e funzioni di sicurezza Inculendu: indefimentu di piccante di resistente, una funzione capaceografica è un altru generatore è un latu di u cloniatu canali resistente à Crypto-Coprocessor.
In più secondu i microchipà i prucessiri saranu assicurati flash (128/9kbyte Boot), prutezzione di u so magazinu è, nantu à tutti i ricordi di errore di errore unicu. A ditta hè ancu riclamà spettro è imunità fusione.
Prima di i chips dispunibuli, Renoffina di l'Antmicru Aperta Custruita Timo di Testicu pò esse adupratu è microchio hà spartutu "à correre" - microchip di sviluppu "- microchip hà domesticatu i dui tavulini: Mpfs-dev-kit.
Per esistenti polarfire fpgas, microchip hà 'mi-v' 32bit risc-v puri suciali chì eseguite u rv32i set, alcune cù l'istruzzioni (a '(f' (Puntate flottante di precisione).
Microchip presentata à u "Iniziatu cù RISC-V 'Seminariu in Londra a Settimana Sera.