به گفته شرکت، که "Polarfire Soc" نامیده می شود، "معماری به ارمغان می آورد قابلیت های چند منظوره نامتقارن در زمان واقعی به سیستم عامل های لینوکس در یک خوشه CPU چند هسته ای منسجم"، که با RISC-V متخصص برای ایجاد دستگاه ها کار می کرد.
عملیات در زمان واقعی برای کنترل ایمنی، کنترل سیستم و محیط های اعدام مورد اعتماد گنجانده شده است.
این با خاموش کردن پیش بینی های شاخه CPU، تبدیل سطح کش 1 به حافظه محکم به دست می آید، اطمینان حاصل شود که تمام هسته ها به زیرسیستم حافظه منسجم می شوند و حافظه منسجم را برای انتقال پیام به اشتراک می گذارند.
چهار هسته دستورالعمل دستورالعمل RV64GC را اجرا می کنند. برای نظارت بر این، یک RISC-V پنجم 64 بیتی وجود دارد، این بار اجرای دستورالعمل RV64IMAC را اجرا می کند. همه پنج می توانند به صورت یکپارچه عمل کنند.
از نسخه های PolarFire PolarFire، نسخه های RISC-V به ارث بردن توابع امنیتی از جمله: برنامه نویسی بیت جریان مقاوم در برابر DPA، ضد تامپر، تضمین زنجیره تامین محدود رمزنگاری، یک تابع فیزیکی غیر قابل انعطاف، یک ژنراتور عدد تصادفی واقعی و یک طرفه Crypto-coprocessor کانال مقاوم به کانال.
علاوه بر این با توجه به میکروچیپ، پردازنده ها بوت امن (128Kbyte Boot Flash)، حفاظت از حافظه فیزیکی و در تمام خاطرات: اصلاح خطای تک بیت و تشخیص خطا دو بیتی. این شرکت همچنین ادعا می کند که ایمنی و مصونیت مبهم است.
قبل از تراشه های موجود، نرم افزار Frame-Frame-Debug-Debug-Debug-test را می توان از Antmicro استفاده کرد و Microchip "هیئت مدیره توسعه را به اجرا درآورده" ایجاد کرده است که در کنار "هیئت مدیره توسعه رها شده" اجرا می شود. mpfs-dev-kit.
برای FPGAS های PolarFire موجود، Microchip هسته های نرم افزاری MI-V 32bit RISC-V است که مجموعه دستورالعمل RV32I (عدد صحیح) را اجرا می کنند، برخی با 'm' (miltiply / divide)، 'a' (دستورالعمل اتمی) یا 'f' (نقطه شناور تک نقطه ای) پسوند.
Microchip ارائه شده در "شروع به کار با RISC-V" در هفته گذشته در لندن ارائه شده است.