เรียกว่า 'polarfire soc', "สถาปัตยกรรมนำแสดงโดยเรียลไทม์ความสามารถแบบอสมมาตรแบบอสมมาตรแบบเรียลไทม์ไปยังแพลตฟอร์ม Linux ในคลัสเตอร์ CPU ที่เชื่อมโยงกันหลายคอร์" ตามที่ บริษัท ซึ่งทำงานร่วมกับผู้เชี่ยวชาญ RISC-V ที่มีความหมายในการสร้างอุปกรณ์
การดำเนินการแบบเรียลไทม์รวมอยู่ในความปลอดภัยที่สำคัญการควบคุมระบบและสภาพแวดล้อมการดำเนินการที่เชื่อถือได้
มันทำได้โดยการปิดตัวทำนายสาขาของ CPU แปลงระดับแคชระดับ 1 เพื่อหน่วยความจำแบบบูรณาการให้แน่นเพื่อให้แน่ใจว่าคอร์ทั้งหมดสอดคล้องกับระบบย่อยหน่วยความจำและการแบ่งปันหน่วยความจำที่เชื่อมโยงกันสำหรับการส่งข้อความ
The Four Cores ดำเนินการชุดคำสั่ง RV64GC ในการตรวจสอบสิ่งเหล่านั้นมี 64bit RISC-V ที่ห้าในครั้งนี้กำลังดำเนินการชุดคำสั่ง RV64IMAC ทั้งห้าสามารถทำงานร่วมกันได้
จาก Polarfire FPGAs ที่มีอยู่เวอร์ชัน RISC-V นั้นสืบทอดฟังก์ชั่นความปลอดภัยรวมถึง: การเขียนโปรแกรมบิต - สตรีมที่ทนต่อ DPA, ต่อต้านการงัดแงะ, การประกันห่วงโซ่อุปทานที่ผูกพันการเข้ารหัส, การทำงานของสหประชาชาติร่างกาย Crypto-coprocessor ที่ทนต่อช่อง
นอกจากนี้ตาม microchip โปรเซสเซอร์จะมีการบูตที่ปลอดภัย (128kbyte boot flash), การป้องกันหน่วยความจำทางกายภาพและในความทรงจำทั้งหมด: การแก้ไขข้อผิดพลาดเล็กน้อยและการตรวจจับข้อผิดพลาดสองบิต บริษัท ยังอ้างว่าเป็นอสุรกายและภูมิคุ้มกันที่ล่มสลาย
ก่อนที่จะมีชิปที่มีอยู่ซอฟต์แวร์ Framework แบบเปิดการทดสอบการดีบักของ Antmicro สามารถใช้งานได้และไมโครชิพได้สร้าง 'คณะกรรมการการขยายตัวที่ปลดปล่อยไฮฟ์' เพื่อทำงานร่วมกับ 'คณะกรรมการพัฒนาการปลดปล่อย' ของไฮฟ์ - ไมโครชิพได้ขนานนามสองบอร์ดด้วยกัน: MPFS-DEV-KIT
สำหรับ Polarfire FPGAs ที่มีอยู่ microchip มี 'MI-V' 32bit RISC-V Soft Cores ที่ดำเนินการชุดคำสั่ง RV32i (จำนวนเต็ม) บางตัวที่มี 'M' (Miltiply / Divide), 'A' (คำสั่งอะตอม) หรือ 'f' (จุดลอยน้ำที่มีความแม่นยำเพียงครั้งเดียว)
Microchip นำเสนอที่ 'เริ่มต้นกับการสัมมนา RISC-V' ในลอนดอนเมื่อสัปดาห์ที่แล้ว