Được gọi là 'Polarfire SOC', "Kiến trúc mang khả năng đa xử lý bất đối xứng xác định thời gian thực đối với các nền tảng Linux trong một cụm CPU mạch lạc đa lõi", theo hãng, hoạt động với chuyên gia RISC-V Sifive để tạo ra các thiết bị.
Hoạt động theo thời gian thực được bao gồm cho các môi trường thực thi hệ thống quan trọng, kiểm soát hệ thống và đáng tin cậy.
Nó đạt được bằng cách tắt các dự đoán của nhánh CPU, chuyển đổi bộ nhớ cache cấp 1 sang bộ nhớ tích hợp chặt chẽ, đảm bảo tất cả các lõi là mạch lạc với hệ thống con bộ nhớ và chia sẻ bộ nhớ mạch lạc để truyền thông báo.
Bốn lõi thực hiện bộ hướng dẫn RV64GC. Để theo dõi chúng, có một RISC-V thứ năm 64bit, lần này thực hiện bộ hướng dẫn RV64IMAC. Cả năm có thể hoạt động mạch lạc.
Từ các phiên bản FPGA của POLARFIRE, RISC-V đang di chuyển các chức năng bảo mật bao gồm: Lập trình luồng bit có khả năng chống DPA, chống giả mạo, đảm bảo chuỗi cung ứng bị ràng buộc mã hóa, chức năng không thể di chuyển về thể chất, một trình tạo số ngẫu nhiên thực sự và một bên Cryprocessor Crypto kháng kênh.
Ngoài ra theo vi mô, bộ xử lý sẽ có khởi động an toàn (đèn flash khởi động 128Kbyte), bảo vệ bộ nhớ vật lý và, trên tất cả các ký ức: Sửa lỗi một chút và phát hiện lỗi hai bit. Công ty cũng đang yêu cầu khả năng miễn dịch của Spectre và Meltdown.
Trước khi các chip có sẵn, có thể sử dụng phần mềm mô-đun thử nghiệm nâng cấp mã hóa nguồn mở của Antmicro và Microchip đã tạo ra 'Ban mở rộng hifive giải phóng' để chạy cùng với 'Bảng phát triển được giải phóng' của Hifive '- Microchip đã đặt tên cho hai bảng cùng nhau: MPFS-DEV-KIT.
Đối với các solarfire hiện tại, Microchip có các lõi mềm RISC-V 32 bit 32 bit thực thi bộ lệnh RV32i (số nguyên), một số có 'm' (miltiply / chia), 'A' (lệnh nguyên tử) hoặc 'f' (điểm nổi một cách chính xác).
Microchip được trình bày tại 'Bắt đầu với Hội thảo RISC-V' ở London tuần trước.