فرم کے مطابق، 'پولر فائر SOC' کہا جاتا ہے، "آرکیٹیکچرل ایک کثیر کور Coneent CPU کلسٹر میں لینکس پلیٹ فارمز کے لئے اصل وقت کا تعین کرنے والے asymmetricmeting کی صلاحیت لاتا ہے.
ریئل ٹائم آپریشن میں حفاظتی تنقید، نظام کے کنٹرول اور قابل اعتماد عملدرآمد کے ماحول کے لئے شامل ہے.
یہ سی پی یو برانچ کے پیشن گوئیوں کو بند کر کے، سطح 1 کیش کو تبدیل کرنے کے لئے تبدیل کر دیا جاتا ہے، مضبوطی سے مربوط میموری کو تبدیل کر دیتا ہے، اس بات کو یقینی بنانا کہ تمام کوروں کو میموری سبس سسٹم کو یقینی بنایا جاسکتا ہے اور پیغام گزرنے کے لئے ایک مشترکہ میموری کا اشتراک کرنا ہے.
چار کور RV64GC ہدایات سیٹ پر عملدرآمد. ان کی نگرانی کرنے کے لئے، یہ ایک پانچویں 64bit Risc-V ہے، اس وقت RV64imac ہدایات سیٹ پر عملدرآمد. تمام پانچ ہم آہنگی سے کام کرسکتے ہیں.
موجودہ پولرفائر FPGAS سے، RSC-V ورژن سیکیورٹی افعال کی وراثت ہے، بشمول ڈی پی اے مزاحم بٹ سٹریم پروگرامنگ، اینٹی چھیڑ، ایک cryptographical پابند سپلائی چین کی یقین دہانی کرائی، ایک جسمانی طور پر غیر کلونبل تقریب، ایک حقیقی بے ترتیب تعداد جنریٹر اور ایک طرف- چینل مزاحم crypto-copcrocessor.
مائکروچپ کے مطابق پروسیسرز کو محفوظ بوٹ (128KBYTE بوٹ فلیش)، جسمانی میموری تحفظ اور تمام یادوں پر: سنگل تھوڑا سا غلطی کی اصلاح اور ڈبل بٹ غلطی کا پتہ لگانے. فرم بھی سپیکٹر اور پگھلنے کی مصیبت کا دعوی کر رہا ہے.
چپس دستیاب ہونے سے پہلے، antmicro کے Renode اوپن ماخذ کی تعمیر ڈیبگ ٹیسٹ فریم ورک سافٹ ویئر استعمال کیا جا سکتا ہے اور مائکروچپ نے 'ہیکیو کو توسیع شدہ ترقی بورڈ' کے ساتھ چلانے کے لئے 'ہائیکو کی توسیع کی توسیع بورڈ' تیار کی ہے - مائکروچپ نے دو بورڈوں کو ایک دوسرے کے ساتھ ڈوب دیا ہے. MPFS-DEV-KIT.
موجودہ پولرفائر FPGAs کے لئے، مائکروچپ 'MI-V' 32bit Risc-V نرم کور ہے جو RV32i (INTEGER) ہدایات سیٹ، 'ایم' (ملٹی / ڈویژن)، 'ایک' (جوہری ہدایات) یا 'ایف' (سنگل صحت سے متعلق فلوٹنگ پوائنٹ) توسیع.
گزشتہ ہفتے لندن میں Risc-V 'سیمینار کے ساتھ شروع ہونے والے مائکروچپ نے پیش کیا.