يسمى "Polarfire Soc"، "الهندسة المعمارية"، القدرة المعمارية الحتمية غير المتماثلة في الوقت الفعلي على منصات Linux في مجموعة وحدة المعالجة المركزية المتسقة متعددة النواة "، وفقا للشركة، والتي عملت مع RISC-V متخصص SiFive لإنشاء الأجهزة.
يتم تضمين التشغيل في الوقت الفعلي لبيئات التنفيذ الحرجة والتحكم في النظام والتنفيذ الموثوق بها.
يتم تحقيق ذلك عن طريق إيقاف تشغيل تنبؤات فرع وحدة المعالجة المركزية، وتحويل ذاكرة التخزين المؤقت المستوى 1 إلى الذاكرة المتكاملة بإحكام، مما يضمن جميع النوى متماسكة النظام الفرعي للذاكرة ومشاركة ذاكرة متماسكة لمرور الرسائل.
تنفذ النوى الأربعة مجموعة تعليمات RV64GC. لمراقبة هؤلاء، هناك Fifth 64bit Risc-V، هذه المرة تنفذ مجموعة تعليمات RV64IMAC. يمكن أن تعمل كل خمسة متماسكة.
من FPGAS Polarfire الموجودة، تقوم VPGAS Polarfire الحالية بترثا وظائف الأمان بما في ذلك: برمجة Bit-Stream مقاومة لل DPA، ومكافحة العبث، وضمان سلسلة التوريد المرتبط بالتشفير، وهي وظيفة غير مستقرة جسديا، مولد أرقام عشوائي حقيقي وجنبي قناة مقاومة التشفير-coprocessor.
بالإضافة إلى ذلك وفقا ل Microchip، سيكون لدى المعالجات تمهيد آمن (فلاش تمهيد 128 كيلوجاوب)، وحماية الذاكرة الفعلية، وعلى جميع الذكريات: تصحيح الأخطاء أحادي بعض الشيء والكشف عن الأخطاء المزدوج بت. الشركة تدعي أيضا شبح وحصان الانهيار.
قبل أن يتم استخدام الرقائق المتوفرة، يمكن استخدام برنامج الإطار الإداري الخاص ب DESUG-TRESUG-DESUG-TRESUG-TRESUG الواحد من Antmicro الذي تم إنشاؤه وإنشاء Microchip "لوحة توسيع توسيرية أطلقت" للتشغيل بجانب "مجلس التنمية العظار" HIFIVES "- رقاقة يطلق على المجالتين معا: MPFS-Dev-Kit.
بالنسبة إلى FPGAS Polarfire الموجودة، فإن Microchip لديها "MI-V" 32BIT RISC-V النوى الناعمة التي تنفذ مجموعة التعليمات RV32i (عدد صحيح)، وبعضها مع "M" (Miltiply / Divide)، "A" (التعليمات الذرية) أو "F" (نقطة عائمة واحدة) ملحقات.
قدمت رقاقة في "البدء في ندوة RISC-V" في لندن الأسبوع الماضي.