Die "Polarfire Soc" genoem, die "argitektuur bring real-time deterministiese asimmetriese multiprocesserende vermoë aan Linux-platforms in 'n multi-kern-samehangende CPU-groep", volgens die firma wat saam met RISC-V spesialis was om die toestelle te skep.
Real-time operasie is ingesluit vir veiligheids-kritiese, stelselbeheer en vertroude uitvoering omgewings.
Dit word behaal deur die voorspellers van die CPU af te skakel, vlak 1-kas om te skakel na styf geïntegreerde geheue, wat verseker dat alle kerne samehangend is vir die geheue-substelsel en 'n samehangende geheue vir boodskapverlening deel.
Die vier kerne voer die RV64GC instruksieset uit. Om dit te monitor, is daar 'n vyfde 64bit RISC-V, hierdie keer die uitvoering van die RV64IMAC instruksieset. Al vyf kan samehangend gebruik.
Van bestaande Polarfire FPGAS is RISC-V-weergawes sekuriteitsfunksies in, insluitend: DPA-weerstandige bit-stroomprogrammering, anti-tamper, 'n kriptografiese gebonde voorsieningskettingversekering, 'n fisiek-klonbare funksie, 'n ware ewekansige getalgenerator en 'n sy- kanaalbestande kripto-coprocessor.
Daarbenewens sal die verwerkers volgens MicroChip 'n veilige opstart (128kbyte boot flits), fisiese geheue beskerming hê en op alle herinneringe: enkel-bis fout regstelling en dubbel-bis fout opsporing. Die firma beweer ook spook en ineenstorting immuniteit.
Voordat die skyfies beskikbaar is, kan Antmicro se Renode Open-Bron-debug-toetsraamwerkprogrammatuur gebruik word en Microchip het 'Hifive Unleashed Expansion Board' geskep om saam met Hifive se 'Unleashed Development Raad' te hardloop - Microchip het die twee rade saam genoem: MPFS-Dev-kit.
Vir bestaande Polarfire FPGAS het MicroChip 'Mi-V' 32bit RISC-V sagte kerne wat die RV32I (heelgetal) instruksie stel, sommige met 'M' (MiltiPly / Divide), 'A' (Atoomonderrig) of 'F' (enkel-presisie swaai punt) uitbreidings.
Mikrochip aangebied by die 'Aan die gang met RISC-V' Seminaar in Londen verlede week.