Po imenovanju "Polarfire Soc", "arhitektura prinaša deterministično asimetrično asimetrično multiprocessing zmogljivosti za platforme Linux v multi-coherent Coheherent CPU grozda", v skladu s podjetjem, ki je delal z RISC-V specialist, ki je za ustvarjanje naprav.
Operacija v realnem času je vključena v varnostno kritično, sistem nadzora in zaupanja vrednega izvajanja.
Doseže se tako, da izklopi napovedovalce vej CPU, pretvorbo nivoja 1 predpomnilnika v tesno integriran pomnilnik, ki zagotavlja, da so vsa jedra skladna s pomnilniškim podsistemom in si delijo skladen pomnilnik za prehod sporočila.
Štiri jedra izvedejo nabor navodil RV64GC. Če želite spremljati tiste, je peti 64-bitni RISC-V, tokrat, ki izvaja nabor navodil RV64IMAC. Vseh pet lahko delujejo skladno.
Od obstoječih polarfire FPGAS, RISC-V različice podedujejo varnostne funkcije, vključno z: DPA-odporno bit-tok programiranje, anti-tamper, kriptografsko vezano dobavno verigo zagotovilo, fizično ne-klonirano funkcijo, pravi naključni generator številka in stran kanala, odporen na kripto-koprocesor.
Poleg tega, v skladu z mikročipom, bodo procesorji imeli varen zagon (128kbyte Boot Flash), fizično zaščito pomnilnika in, na vseh spominih: eno-bitno korekcijo napak in dvojno odkrivanje napak. Podjetje prav tako zahteva imuniteto spektra in seltdown.
Pred na voljo je žetoni, se lahko uporablja antmicro's Renode-Open-Source Build-debug-test programska oprema, ki se uporablja in Microchip je ustvaril "HiFive Unleashed Expansion Board", ki bo potekal skupaj z Univer's 'Unleashed Development Board' - Microchip je poimenoval dve plošči skupaj: Mpfs-dev-komplet.
Za obstoječe polarfire FPGAS, Microchip ima "MI-V" 32bit RISC-V mehko jeder, ki izvedejo RV32I (celo število) navodilom, nekateri z "M" (Miltiply / Divide), "A" (atomsko navodilo) ali "F" (Enosno natančna plavilna točka).
Microchip, predstavljen na seminarju "Prvi koraki z RISC-V" v Londonu prejšnji teden.