Nazvano "Polarfire Soc", "Arhitektura donosi determinirajuću sposobnost asimetrične multimetrične multiprocepcije na Linux platforme u višejezgrenoj koherentnom CPU klasteru", navodi se na čvrstom sa firmi za kreiranje uređaja RISC-V.
Rad u stvarnom vremenu uključen je za sigurnosno kritično, kontrolu sistema i pouzdano izvršenje.
To se postiže isključivanjem predizmera grana CPU-a, pretvarajući nivo predmemorije nivoa 1 u čvrsto integrirano memoriju, osiguravajući da su sve jezgre koherentne memorijskom podsustavu i dijele koherentnu memoriju za prolazak poruke.
Četiri jezgre izvršite set uputstva RV64GC. Da biste nadgledali one, postoji peti 64bit RISC-V, ovaj put izvršavanje postavljenog uputstva RV64IMAC. Svih pet može djelovati koherentno.
Iz postojećeg Polarfire FPGAS-a, RISC-V verzije su nasljeđuju sigurnosne funkcije, uključujući: DPA-otporne na bit-tonove programiranje, anti-dimljenje, kriptografsko osiguranje lančanog opskrbe, fizički ne-klonalne funkcije, istinski generator slučajnih brojeva i bočno - Kripto-koprocesor otpornim na kanal.
Pored michochip-a procesori će imati sigurnu čizmu (128kbyte boot flash), fizička zaštita memorije i, na svim uspomenama: jedno-bitna ispravka grešaka i dvostruko otkrivanje greške. Firma također tvrdi spektar i imunitet topljenja.
Prije čipsa koji su dostupni, Antmicro-ov okvirni softver za uklanjanje otvorenog izvora - Ispitivanje pogrešaka, a Microchip je stvorio 'Zvučav oslobođeni odbor za proširenje' za pokretanje zajedno sa hipožiranjem 'Oslobodine razvojne ploče' - Microchip je nazvao dvije ploče zajedno: MPFS-Dev-Kit.
Za postojeće Polarfire FPGAS, Microchip ima 'MI-V' 32BIT RISC-V meke jezgre koje izvršavaju RV32i (Integer) set instrukcije, neke sa 'M' (Miltiply / Divide), 'A' (Atomsko uputstvo) ili 'F' (Single Precision Plueating tack) Proširenja.
Microchip je predstavljen na "Prvi koraci s RISC-V" u Londonu prošle sedmice.