"Polarfire Soc", "architektūra atneša realaus laiko deterministinis asimetrinis daugiafunkcinis pajėgumas" Linux "platformoms daugialypėje nuoseklioje CPU klasteryje", pasak įmonės, kuri dirbo su RISC-V specialistu, sukuria įrenginius.
Realaus laiko operacija yra įtraukta į saugos kritines, sistemos kontrolės ir patikimų vykdymo aplinką.
Jis pasiekiamas išjungiant CPU filialų prognozuotus, konvertuoti 1 lygio talpyklą prie sandariai integruotos atminties, užtikrinant, kad visos šerdys yra nuoseklios atminties posistemiui ir dalintis nuoseklia atmintimi pranešimui.
Keturi šerdys vykdo RV64GC instrukcijų rinkinį. Norėdami stebėti tuos, yra penktasis 64bit RISC-V, šį kartą vykdydamas RV64IMAC instrukcijų rinkinį. Visi penki gali veikti nuosekliai.
Iš esamų Polarfire FPGA, "RISC-V" versijose yra paveldi saugumo funkcijas, įskaitant: DPA atsparus bitų srauto programavimui, anti-suklastoti, kriptografinį susietą tiekimo grandinės užtikrinimą, fiziškai unllonable funkciją, tikrą atsitiktinių skaičių generatorių ir šoninę kanalas atsparus kripto-coprocesor.
Be to, pagal mikroschemą procesoriai turės saugų įkrovos (128Kbyte įkrovos blykstę), fizinę atminties apsaugą ir, visų prisiminimų: vieno bitų klaidų korekcija ir dvigubo klaidų aptikimas. Įmonė taip pat tvirtina spektrą ir imunitetą.
Prieš lustų galima naudoti, Antmikro Renode Open Soure-Debug-Test Pagrindų programinė įranga gali būti naudojama ir "Microchip" sukūrė "kenkiančią išlaisvintą išplėtimo lentą" paleisti kartu su kenkiančiu vystymosi valdyba "-" Microchip "kartu sujungė dvi lentas kartu: Mpfs-dev-Kit.
Esamiems Polarfire FPGA, "Microchip" turi "MI-V" 32bit RISC-V minkštos šerdies, kurios vykdo RV32i (sveikasis skaičius) instrukcijų rinkinys, kai kurie su "m" (Miltiply / padalinti), "A" (atominis instrukcija) arba "F" (vieno tikslumo plūduriuojančio taško) plėtiniai.
"Microchip" pristatyta "Darbo pradžia su RISC-V" seminaro Londone praėjusią savaitę.