Dipanggil 'Polarfire Soc', "Seni Bina membawa keupayaan multiprocessing asymmetric yang nyata pada platform di Linux dalam kluster CPU yang berbilang teras", menurut firma, yang bekerja dengan Pakar Sifive Risc-V untuk membuat peranti.
Operasi masa nyata dimasukkan untuk keselamatan yang kritikal, kawalan sistem dan persekitaran pelaksanaan yang dipercayai.
Ia dicapai dengan mematikan peramal cawangan CPU, menukarkan cache tahap 1 kepada memori yang terintegrasi dengan ketat, memastikan semua teras yang koheren ke subsistem memori dan berkongsi memori yang koheren untuk lulus mesej.
Empat teras melaksanakan set arahan RV64GC. Untuk memantau mereka, terdapat Fifth 64bit Risc-V, kali ini melaksanakan set arahan RV64Imac. Semua lima boleh beroperasi secara koheren.
Daripada polarfire yang sedia ada FPGAS, versi RISC-V mewarisi fungsi keselamatan termasuk: pengaturcaraan bit-strim yang tahan dpa, anti-tamper, jaminan rantaian bekalan yang melampau kriptografi, fungsi yang tidak jelas secara fizikal, penjana nombor rawak yang benar dan sisi- Saluran Crypto-Coprocessor.
Di samping itu menurut Microchip, pemproses akan mempunyai boot selamat (128kbyte boot flash), perlindungan memori fizikal dan, pada semua kenangan: pembetulan kesilapan tunggal dan pengesanan ralat dua kali. Firma itu juga menuntut imuniti hantu dan melting.
Sebelum cip yang ada, perisian Rangka Kerja Ujian-Ujian Terbuka Renode Debug yang boleh digunakan dan Microchip telah mencipta 'HiFive Unleashed Expansion Board' untuk dijalankan bersama-sama 'Lembaga Pembangunan Unleashed' - Microchip telah digelar kedua-dua papan bersama: Mpfs-dev-kit.
Untuk polarfire yang sedia ada FPGAS, Microchip mempunyai 'MI-V' 32bit RISC-V TOP lembut yang melaksanakan set arahan RV32i (Integer), beberapa dengan 'M' (Miltiply / Divide), 'A' (Arahan Atom) atau 'F' (titik terapung ketepatan tunggal).
Microchip dibentangkan di Seminar 'Bermula dengan RISC-V' di London minggu lepas.