Выклікаецца «Polarfire Soc», «Архітэктура прыносіць у рэжыме рэальнага часу дэтэрмінаваных асіметрычнага патэнцыйных платформен Linux ў мульты-ядро кагерэнтнага CPU кластара», у адпаведнасці з фірмай, якая працавала з Risc-V спецыяліст Sifilive для стварэння прылад.
Аперацыя ў рэжыме рэальнага часу ўваходзіць на бяспеку крытычнага, кантролю сістэмы і надзейных асяроддзяў выканання.
Гэта дасягаецца шляхам выключэння CPU галіновых прадказальнікаў, пераўтварэнні ўзроўню 1 кэш шчыльна інтэграванай памяці, забяспечваючы ўсе ядра кагерэнтныя да падсістэмы памяці і падзяляючы кагерэнтную памяць для перадачы паведамленняў.
Чатыры ядра выканання набору інструкцыі RV64GC. Для таго, каб кантраляваць тыя, ёсць пяты 64bit Risc-V, на гэты раз выкананне набор інструкцый RV64IMac. Усе пяць могуць працаваць кагерэнтна.
Ад існуючага Polarfire Fpgas, Risc-V версіі ўспадкоўваюць функцыі бяспекі, уключаючы: DPA-ўстойлівыя праграмавання біт-паток, анты-Tamper, Cryptographical Bound Supply Assurance, фізічна не-кланаванай функцыі, праўдзівы генератар выпадковага ліку і бакавыя Канал ўстойлівага крыпта-коперного.
Акрамя таго, у адпаведнасці з мікрачыпам працэсары будуць мець бяспечную загрузку (128kbyte загрузкі ўспышкі), фізічная абарона памяці і, па ўсіх успамінах: карэкцыя ад аднаго карэкцыі і двойчы выяўлення памылак. Фірма таксама сцвярджаюць, прывід і расплаўленасць імунітэт.
Да чыпсаў даступныя, Renode праграмнага забеспячэння Antmicro можа быць выкарыстана і мікрачып стварыла «HiFive Unleashed пашырэння дошкі» для запуску разам з «Unleashed дошка развіцця» - мікрачып назваў два дошкі разам: MPF-DEV-KIT.
Для існуючых Polarfire FPGAS, мікрачып мае «MI-V» 32bit Risc-V мяккія ядры, якія выконваюць rv32i (цэлае) набор інструкцый, некаторыя з «м» (miltiply / падзяляй), «а» (атамная інструкцыя) або «F» (Аднаразовая плавае кропка) пашырэння.
Мікрачып прадстаўлены ў «Пачатак працы з семінарам Risc-V» у Лондане на мінулым тыдні.