To sauc par "Polarfire SoC", "Arhitektūra rada reālā laika deterministisko asimetrisko daudzveidīgu spēju Linux platformām vairāku kodolu saskaņotā CPU klasterī", saskaņā ar firmu, kas strādāja ar RISC-V speciālistu Sifivent, lai izveidotu ierīces.
Reālā laika darbība ir iekļauta drošības kritiskai, sistēmas kontrolei un uzticamai izpildes videi.
Tas tiek panākts, izslēdzot CPU filiāles prognozes, konvertējot 1. līmeņa kešatmiņu uz cieši integrētu atmiņu, nodrošinot visus serdeņus saskaņoti ar atmiņas apakšsistēmu un koplietojot saskaņotu atmiņu ziņu pārejai.
Četri kodoli izpilda RV64GC instrukciju komplektu. Lai uzraudzītu tos, ir piektais 64 bitu RISC-V, šoreiz izpildot RV64IMAC instrukciju komplektu. Visi pieci var darboties saskaņoti.
No esošās Polarfire FPGA, RISC-V versijas manto drošības funkcijas, tostarp: DPA izturīgs bitu plūsmas programmēšana, pret viltojums, kriptogrāfisks saistītais piegādes ķēdes nodrošinājums, fiziski un-klonējama funkcija, patiess izlases numuru ģenerators un sānu Kanālu izturīgs kripto-coprocessor.
Turklāt saskaņā ar Microchip procesoriem būs droša boot (128Kbyte boot flash), fiziskās atmiņas aizsardzība un visās atmiņās: viena bitu kļūdu korekcija un dubultās bitu kļūdu noteikšana. Uzņēmums arī pieprasa spektru un sabrukumu imunitāti.
Pirms mikroshēmas ir pieejamas, var izmantot Antmicro renode atvērtā koda būvniecības-atkļūdošanas sistēmas programmatūru, un Microchip ir izveidojusi "hifīvu Unleashed paplašināšanas padomi", lai palaistu līdzās hifīves "Unleashed attīstības padome" - Microchip ir dublējis divas plāksnes kopā: MPFS-DEV-KIT.
Esošajai Polarfire FPGA, Microchip ir "Mi-V 32 bitu RISC-V mīkstie serdeņi, kas izpilda RV32i (veseli skaitli) instrukciju komplektu, daži ar" m "(miltiply / sadalīt)," A "(Atomic instrukcija) vai" F " (viena precizitātes peldošā punkta) paplašinājumi.
Microchip prezentēts pie "Darba sākšana ar Risc-V" semināru Londonā pagājušajā nedēļā.