Kaldet 'Polarfire SOC', "Arkitekturen bringer real-time deterministisk asymmetrisk multiprocessing kapacitet til Linux platforme i en multi-core sammenhængende CPU-klynge", ifølge firmaet, som arbejdede med RISC-V Specialist Siquence for at oprette enhederne.
Real-time operation er inkluderet for sikkerhedskritiske, systemkontrol og betroede udførelsesmiljøer.
Det opnås ved at slukke for CPU-gren forudsigere, konvertere niveau 1-cache til tæt integreret hukommelse, hvilket sikrer, at alle kerner er sammenhængende til hukommelsessystemet og deler en sammenhængende hukommelse til besked, der passerer.
De fire kerner udfører RV64GC instruktionssæt. For at overvåge dem er der en femte 64bit RISC-V, denne gang udfører RV64imac-instruktionssætet. Alle fem kan fungere sammenhængende.
Fra eksisterende Polarfire FPGA'er, RISC-V-versioner, der arveriserer sikkerhedsfunktioner, herunder: DPA-resistent bitstrømprogrammering, anti-manipulation, en kryptografisk bundet forsyningskædeforsikring, en fysisk un-klonbar funktion, en ægte tilfældig talgenerator og en side- kanal resistent krypto-coprocessor.
Derudover vil processorerne have sikker boot (128kbyte boot flash), fysisk hukommelsesbeskyttelse og på alle minder: single-bit fejlkorrektion og dobbeltbit fejldetektering. Virksomheden hævder også spøgelse og nedbrydning af immunitet.
Før chipsene er tilgængelige, kan Anmicro's Renode Open-source Build-Debug-Test Framework software bruges, og Microchip har oprettet 'HIFFIVE UNESSOSED ekspansion board' for at køre sammen med hihive's 'Unleashed Development Board' - Microchip har kaldt de to brædder sammen: Mpfs-dev-kit.
For eksisterende Polarfire FPGA'er har Microchip 'MI-V' 32bit RISC-V-bløde kerner, der udfører RV32I (Integer) instruktionssæt, nogle med 'M' (MILTIPLY / DEPLAY), 'A' (Atomic Instruction) eller 'F' (Single-Precision Floating Point) Udvidelser.
Microchip præsenteret på 'Kom godt i gang med RISC-V' seminar i London i sidste uge.