Nimetatakse "Polarfire Soc '," arhitektuur toob reaalajas deterministliku asümmeetrilise multiprocrocesseerimisvõimet Linuxi platvormidele mitme südamiku siduva CPU klastri ", vastavalt ettevõttele, kes töötas RISC-V spetsialistiga seadmete loomiseks.
Reaalajas operatsioon on kaasatud ohutuse kriitiliseks, süsteemi kontrolli ja usaldusväärse täitmiskeskkonna jaoks.
See saavutatakse CPU filiaali ennustajate väljalülitamisega, teisendades 1. taseme vahemälu tihedalt integreeritud mälu tagamiseks, tagades kõigi südamike tagamine mälu allsüsteemile ja sõnumite edastamiseks ühtse mälu jagamine.
Nelja südamikud täidavad RV64GC käskude komplekti. Nende jälgimiseks on olemas viies 64-bitine RISC-V, seekord RV64Imaci juhendi rakendamisel. Kõik viis saab töötada sidusalt.
Alates olemasolevate Polarfire FPGAS, RISC-V versioonid pärivad turvafunktsioone, sealhulgas: DPA-resistentne bitivoo programmist, anti-võltsimisvastane, krüptograafiline seotud tarneahela kindlus, füüsiliselt un-kloneeritav funktsioon, tõeline juhuslik arv generaator ja külg- Kanali vastupidav krüpto-coprocessor.
Lisaks on protsessoridele mikrokiibi järgi turvaline boot (128kbyte boot flash), füüsiline mälu kaitse ja kõik mälestused: ühe bit-bitise veaparandus ja kahekordse vea tuvastamise. Ettevõte väidab ka specter ja kokkuvarisemine immuunsust.
Enne kiibid on saadaval, Antmicro renoveeritud avatud lähtekoodiga build-debug-test raamistiku tarkvara saab kasutada ja Microchip on loonud "Hift Unleashed laiendamise pardal" joosta koos HifeShered arease Development Board '- Microchip on dubleeritud kaks plaati koos: MPFS-DEV-Kit.
Olemasolevate Polarfire FPGAS, Microchip on "Mi-V '32bit RISC-V pehmed südamikud, mis täidavad RV32I (täisarvu) juhend, mõned koos' M '(miltiphy / Divide),' a '(aatomi juhendamine) või' f ' (ühe täpsusega ujuva punkti) laiendused.
Mikrokiip esitatud "alustada RISC-V 'seminar Londonis eelmisel nädalal.